


# ESTRUTURA CPU

TeSP de Aplicações Móveis


André Martins Pereira



# ESTRUTURA DE UM PROCESSADOR




# ESTRUTURA DE UM PROCESSADOR



# CLOCK DE UM PROCESSADOR

- Frequência de clock
  - Quantidade de ciclos que são processados por segundo
  - Associado à quantidade de mudanças de corrente suportadas pelos transístores
  - Uma instrução pode demorar um ou mais ciclos de clock
- Tempo de execução de um programa
  - $T = \#instruções * ciclos\_por\_instrução / frequência\_clock$

# A FREQUÊNCIA AUMENTA PARA SEMPRE?



# ESTRUTURA DE UM PROCESSADOR

- Computação
  - Lê comando da memória (*fetch*)
  - Interpreta o comando (*decode*)
  - Executa o comando (*execute*)
- Localização
  - Lê de uma posição específica (*instruction pointer*)
  - Para um registo (*instruction register*)

# ESTRUTURA DE UM PROCESSADOR

- Tipos de instruções
  - Operações aritméticas
  - Cópia de dados
  - Decisão de qual o local da próxima instrução

# INSTRUCTION SET ARCHITECTURE

- O que são instruções?
  - Comando específico e bem definido num ISA
  - Podem usar argumentos
  - Vários tipos de instruções
    - › Operações lógicas/artiméticas
    - › Operações de cópia de dados
    - › Operações de salto condicional

```
int sum(int x, int y) {  
    int t = x+y;  
    return t;  
}
```



```
_sum:  
    pushl %ebp  
    movl %esp,%ebp  
    movl 12(%ebp),%eax  
    addl 8(%ebp),%eax  
    movl %ebp,%esp  
    popl %ebp  
    ret
```



# INSTRUCTION SET ARCHITECTURE

- Operações lógicas/aritméticas
  - Recebem um número de argumentos (2 em IA-32)
  - Operandos podem ser escalares ou estruturados
    - › Escalares são guardados em registo
    - › Estruturados são guardados em memória

# CISC VS RISC

## CISC

- Ênfase no hardware
- Instruções complexas de vários clocks
- Operações memória/memória
- Loads/stores incluídos nas instruções
- Transístores usados para guardar instruções complexas

## RISC

- Ênfase no software
- Instruções simples e single-clock
- Operações registo/registo
- Loads/stores são instruções independentes
- Transístores usados para guardar registos

# CISC VS RISC

## CISC

MULT end1, end2

## RISC

LOAD A, end1  
LOAD B, end2  
PROD A, B  
STORE end1, A




# INSTRUCTION SET ARCHITECTURE

- Modos de aceder a operandos em arquiteturas RISC (IA-32)
  - Operandos sempre em registo para operações lógicas/aritméticas
  - Carregar/guardar dados usam 1 ou 2 modos de endereço de memória

Type	Form	Operand value	Name
Immediate	$\$Imm$	$Imm$	Immediate
Register	$E_a$	$R[E_a]$	Register
Memory	$Imm$	$M[Imm]$	Absolute
Memory	$(E_a)$	$M[R[E_a]]$	Indirect
Memory	$Imm (E_b)$	$M[Imm + R[E_b]]$	Base + displacement
Memory	$(E_b, E_i)$	$M[R[E_b] + R[E_i]]$	Indexed
Memory	$Imm (E_b, E_i)$	$M[Imm + R[E_b] + R[E_i]]$	Indexed
Memory	$(, E_i, s)$	$M[R[E_i] \cdot s]$	Scaled indexed
Memory	$Imm (, E_i, s)$	$M[Imm + R[E_i] \cdot s]$	Scaled Indexed
Memory	$(E_b, E_i, s)$	$M[R[E_b] + R[E_i] \cdot s]$	Scaled indexed
Memory	$Imm (E_b, E_i, s)$	$M[Imm + R[E_b] + R[E_i] \cdot s]$	Scaled indexed


# INSTRUCTION SET ARCHITECTURE

- Organização de registos em RISC
  - 32 registos genéricos
  - No IA-32:






# PIPELINE DE EXECUÇÃO



(a)





# HISTÓRIA DOS PROCESSADORES

<i>Nome</i>	<i>Data</i>	<i>Nº transístores</i>	
8086	1978	29K	<ul style="list-style-type: none"> <li>– <i>processador 16-bits (registos + ALU); base do IBM PC &amp; DOS</i></li> <li>– <i>espaço de endereçamento limitado a 1MB (DOS apenas vê 640K)</i></li> </ul>
80286	1982	134K	<ul style="list-style-type: none"> <li>– <i>endereço 24-bits e protected-mode; base do IBM PC-AT &amp; Windows</i></li> </ul>
386	1985	275K	<ul style="list-style-type: none"> <li>→ <b><u>primeiro IA-32 !!</u></b></li> <li>– <i>estendido para 32-bits: registos + op. inteiros + endereçamento</i></li> <li>– <i>memória segmentada+paginada, capaz de correr Unix</i></li> </ul>
486	1989	1.9M	<ul style="list-style-type: none"> <li>– <i>integração num único chip: 386, co-proc 387, até 16kB cache L1</i></li> <li>– <i>poucas alterações na arquitetura interna do processador</i></li> </ul>

AJProença, Sistemas de Computação, UMinho, 2014/15






# HISTÓRIA DOS PROCESSADORES

Pentium	1993	3.1M	( = <b>P5</b> , aka i586)
– <i>arquitectura superescalar, com 2 pipelines de inteiros (de 5 níveis)</i>			
PentiumPro	1995	5.5M	( = <b>P6</b> , aka i686)
– <i>out-of-order execution, 14 níveis pipeline, 3-issue superscalar</i>			
– <i>endereço 36-bits, cache L2 on-package</i>			
Pentium/MMX	1997	4.5M	
– <i>SIMD: opera com vetores de 64-bits, tipo <code>int</code> de 1, 2, ou 4 bytes</i>			
Pentium II	1997	7.5M	( = <i>Pro + MMX</i> )
Pentium III	1999	8.2M	
– <i>“Streaming SIMD Ext”, SSE: vetores 128-bits, <code>int/fp</code> 1/2/4 bytes</i>			
Pentium 4	2000	42M	( = <b>NetBurst</b> , aka i786)
– <i>trace cache, pipeline muito longo (20 ou 31), suporta multi-threading</i>			
– <i>SSE2: mais instruções e com dados <code>fp</code> de 8-bytes</i>			
Pentium M	2003	77M	( = <b>P-M</b> )
– <i>arquitectura mais próxima do Pentium III (eficiência energética)</i>			

AJProença, Sistemas de Computação, UMinho, 2014/15

# E NOS SMARTPHONES?



## Performance and Energy-Efficiency

**LITTLE**

Most energy-efficient processor from ARM

Cortex-A7

- Simple, In-order, 8 stage pipeline
- Performance better than today's mainstream, high-volume smartphones



**big**

Highest performance in mobile power envelope

Cortex-A15

- Complex, out-of-order, multi-issue pipeline
- Up to 5x the performance of today's mainstream, high-volume smartphones

